⚡ 从逻辑门到半加器再到多位加法器：数字电路实验指南 🔌

🎯 实验目标

通过本实验，你将从零开始搭建一个完整的多位加法器电路，理解数字电路的基本原理，包括：

• 基础逻辑门（与门、或门、异或门）的工作原理
• 半加器和全加器的构建
• 多位加法器的级联原理
• 数码管显示输出

本实验共 10 分，分为四个任务，每一任务完成后向助教展示完成情况：

• 任务 1（3 分，对应本文第二部分）：通过两种方式实现半加器，完成 1 位二进制数加法的计算
• 任务 2（3 分，对应本文第三部分）：通过数码管完成 1 位二进制数加法的可视化
• 任务 3（2 分，对应本文第四部分）：全加器的验证
• 任务 4（2 分，对应本文第五部分）：两个小组合作完成，完成 2 位二进制数加法的计算与可视化

🧰 实验器材

• 电路实验板
• Type-C 供电线
• 导线若干

🔌 硬件连接说明

拿到实验板后，首先要对实验电路板进行供电，其供电方式分为两步：

1. 主供电：找到红色的与门电路板，让它和其他电路板分离，让电路板上的文字面向自己，在板子上方边缘的就是 Type-C 插座；找到电源适配器，将其插到插座上，然后连接 Type-C 线，注意线上的开关是否闭合，闭合后给与门电路板供电，如果工作中灯泡亮起，就说明主供电正常
2. 扩展供电：其他板子通过磁吸连接到与门电路板上，自动获得供电，如果其他板的“工作中”灯泡也正常亮起，说明扩展供电也正常工作

注意：

• 与门电路板是系统的供电中心，必须连接 Type-C
• 磁吸接口对准后轻轻吸附即可
• 所有板子连接好后，“工作中”指示灯会亮起，表示供电正常

⚠️ 安全提示

1. 不要带电插拔：连接或断开板子前，请确保电源已关闭
2. 避免短路：不要让裸露的导电导线相互接触
3. 注意静电：接触电路板前请触摸金属物体释放静电

✅ 实验前检查清单

在开始实验前，请确认：

• Type-C 线已连接到与门电路板
• 电路板已通过磁吸正确连接
• “工作中”指示灯已亮起
• 准备了足够的导线
• 实验桌面整洁，无导电物品

📚 第一部分：认识基础逻辑门

🔵 1.1 与门（AND Gate）

📖 理论讲解

与门实现"只有全部条件满足，结果才成立"的逻辑。可以用串联开关来理解：

串联电路的连接方式：

只有当开关 A 和 开关 B 同时闭合时，电路才导通，灯 C 才会亮。这正是与门的逻辑："全一为一，有零为零"。

逻辑表达式： C = A · B（读作"A 与 B"）

🧪 实验步骤

在与门电路板上进行实验：

1. 观察串联开关电路

   • 上半部分是串联开关演示区
   • 拨弄开关 A 和 开关 B
   • 只有当开关 A 和 开关 B 同时接通（向下拨）时，灯 C 才会亮起
   • 尝试所有四种组合，验证真值表

2. 用逻辑门验证

   • 下半部分是逻辑门演示区
   • 拨弄输入 A 和 输入 B
   • 将串联开关电路的两路输入与逻辑门的两个输入端同时设置为闭合或断开：开关 A 和输入 A 相同，开关 B 和输入 B 相同
   • 观察逻辑门的输出是否与串联电路一致

🤔 思考提示

• 思考：观察真值表，什么情况下输出为 1？这体现了什么逻辑特性？
• 应用：在什么生活场景中会用到与门？

🟢 1.2 或门（OR Gate）

📖 理论讲解

或门实现“只要有一个条件满足，结果就成立”的逻辑。可以用并联开关来理解：

并联电路的连接方式：

只要开关 A 或 开关 B 有一个闭合，电路就导通，灯 C 就会亮。这正是或门的逻辑："有一为一，全零为零"。

逻辑表达式： C = A + B（读作"A 或 B"）

🧪 实验步骤

在或门电路板上进行实验：

1. 观察并联开关电路

   • 上半部分是并联开关演示区
   • 只要开关 A 或 开关 B 有一个接通，灯 C 就会亮起
   • 尝试所有四种组合，验证真值表

2. 用逻辑门验证

   • 下半部分是并联开关演示区
   • 将并联开关电路的两路输入与逻辑门的两个输入端同时设置为闭合或断开：开关 A 和输入 A 相同，开关 B 和输入 B 相同
   • 观察输出是否与并联电路一致
   • 验证完成后，将输入 A 和输出 B 设置为断开

🤔 思考提示

• 对比：对比与门和或门的真值表，它们的核心区别是什么？
• 应用：家里的门铃，只要按任意一个按钮门铃就响，这对应哪种逻辑门？

🟡 1.3 异或门（XOR Gate）

📖 理论讲解

异或门实现“相同为零，不同为一”的逻辑：

异或门可以通过与门、或门和非门组合实现，但在实际电路中通常作为独立逻辑门提供。

逻辑特性：

• 当 A = 0, B = 1 时，输出 C = 1
• 当 A = 1, B = 0 时，输出 C = 1
• 当 A 和 B 相同时（都为 0 或都为 1），输出 C = 0

异或门在加法器中特别重要，因为它正好对应不考虑进位的二进制加法（0+0=0, 0+1=1, 1+0=1, 1+1=0）。

使用下方的交互式模拟器验证异或门的逻辑：

点击 A 和 B 按钮切换输入值，观察输出 C 的变化。

逻辑表达式： C = A ⊕ B（读作"A 异或 B"）

📊 异或门的逻辑实现

异或门可以用基本逻辑门组合实现。其核心逻辑是：当 A 和 B 不同时输出 1，相同时输出 0。

实现原理：

• 上路：非 A · B（A=0 且 B=1 时输出 1）
• 下路：A · 非 B（A=1 且 B=0 时输出 1）
• 或门：将两条路的结果合并，只要有一条路输出 1，最终结果就为 1

🧪 实验步骤

在异或门电路板上进行实验：

1. 理解异或逻辑

   • 观察电路板上的 A1 和 B1 标注
   • 电路板上用 & 表示与门（AND），用 1 加小圆圈代表非门（NOT）
   • A1 对应 A=0 且 B=1 的情况，
   • B1 对应 A=1 且 B=0 的情况
   • 电路板上用 >=1 表示或门（OR）
   • 只要 A1 或 B1 有一个成立，输出 C = 1

2. 验证真值表

   • 依次设置 A 和 B 的值的四种情况
   • 观察输出是否符合预期

🤔 思考提示

• 除了上述的电路，还有什么方法实现异或门？

📚 第二部分：构建半加器 ➕

➕ 2.1 半加器原理

半加器实现 1 位二进制加法：即计算 0+0=0，0+1=1，1+0=1，1+1=2（二进制表示为 10）

观察加法结果，发现进位与低位可以分别用一个与门和一个异或门计算得到：

其中：

• S（Sum）：和的低位（0 或 1）
• C（Carry）：进位（0 或 1）

使用下方的交互式模拟器验证半加器的逻辑：

点击 A 和 B 按钮切换输入值，观察 S（和）和 C（进位）两个输出。

• 进位 C = A AND B（只有当 A 和 B 都为 1 时才产生进位）
• 和 S = A XOR B（和的低位恰好是异或关系！）

这就是半加器的核心逻辑：

S = A ⊕ B
C = A · B

🔧 2.2 实验步骤

在半加器 A 电路板上进行实验：

注：部分半加器电路板上真值表有部分错误（A=1，B=1 时，C=1 而非 C=0）

1. 连接低位 S
   1. 找到异或门（XOR，电路板上用 =1 表示）
   2. 将输入 A 和 B 分别连接到异或门的两个输入端 A1 和 B1（提示：可以用不同颜色的导线以做区分）
   3. 异或门的输出即为 S（和的低位）
2. 连接高位 C
   1. 找到与门（AND，电路板上用 & 表示）
   2. 将输入 A 和 B 分别连接到与门的两个输入端 A2 和 B2，注意导线的端子是可以叠起来的，叠起来的端子都导电
   3. 与门的输出即为 C（进位）
3. 验证 依次测试以下输入组合：
   • 0 + 0 = 00（输入 A=0, B=0, 输出 C=0, S=0）
   • 0 + 1 = 01（输入 A=0, B=1, 输出 C=0, S=1）
   • 1 + 0 = 01（输入 A=1, B=0, 输出 C=0, S=1）
   • 1 + 1 = 10（输入 A=1, B=1, 输出 C=1, S=0）

🤔 思考提示

• 分析：观察真值表，1+1=10，为什么？这和十进制加法有什么区别？
• 对比：如果要计算 1+1+1（三个数相加），半加器能完成吗？缺了什么？

🔲 2.3 用芯片实现半加器

在实际的数字电路中，半加器通常被集成在芯片中。让我们用半加器芯片来验证刚才用逻辑门搭建的结果。

🧪 实验步骤

在加法器电路板上进行实验：

说明：加法器电路板的上方区域包含一个独立的半加器芯片“半加器 B”，可以用来验证半加器功能。实验步骤如下：

1. 保持已有连接不变，将上一节半加器的输入 A 和 B 连接到加法器电路板上的半加器芯片的输入端 A1 和 B1
2. 设置输入 A 和 B 的四种取值，观察芯片的输出是否与逻辑门搭建的结果一致
   • 0 + 0 = 00（输入 A=0, B=0, 逻辑门输出 C=0, S=0，芯片输出 C1=0, S1=0）
   • 0 + 1 = 01（输入 A=0, B=1, 逻辑门输出 C=0, S=1，芯片输出 C1=0, S1=1）
   • 1 + 0 = 01（输入 A=1, B=0, 逻辑门输出 C=0, S=1，芯片输出 C1=0, S1=1）
   • 1 + 1 = 10（输入 A=1, B=1, 逻辑门输出 C=1, S=0，芯片输出 C1=1, S1=0）
3. 对比两种方式：
   • 逻辑门方案：需要连接异或门和与门，用两个逻辑门实现异或的功能
   • 芯片方案：一个芯片即可实现完整功能
4. 举手，找助教验收你的任务 1

🤔 思考提示

• 在实现的相同的逻辑的前提下，芯片封装有什么好处？
• 为什么实际计算机使用集成电路而不是分立元件？

📚 第三部分：数码管显示输出 🔢

🔢 3.1 数码管原理

为了直观地看到加法结果，我们将半加器的输出连接到七段数码管。

使用下方的模拟器输入 4 位二进制数，观察数码管哪些段被点亮：

点击 A3-A0 按钮（A3 为最高位，A0 为最低位），观察数码管显示效果和各段亮灭状态。0-9 显示对应数字，10-15 则不显示。

🧪 3.2 实验步骤

在数码管电路板上进行实验：

由于半加器实现了 1 位二进制加法，即输入的加数 A 和加数 B 都只有一位，所以把半加器的输入 A 和输入 B 分别接到数码管电路板的 A0 和 B0；输出的和分为进位 C 和低位 S，因此进位 C 接到数码管电路板的 C1，低位 S 接到数码管电路板的 C0。

1. 拆除所有连线，接上数码管电路板
   • 拆除所有连线
   • 通过磁吸给数码管电路板通电，通电的一共有四个电路板：与门、半加器 A、加法器和数码管
   • 下面把半加器 A 电路板的输入 A 和 B 作为输入，接到加法器上的半加器芯片，再通过数码管进行可视化
2. 连接输入
   • 用两根导线将半加器 A 电路板的输入 A 连接到加法器电路板的半加器 B 的输入 A1 和数码管电路板的 A0
   • 用两根导线将半加器 A 电路板的输入 B 连接到加法器电路板的半加器 B 的输入 B1 和数码管电路板的 B0
   • 此时数码管显示错误数字，也是正常的
3. 连接输出
   • 将加法器电路板的半加器 B 的输出 S1 连接到数码管电路板的 C0
   • 将加法器电路板的半加器 B 的输出 C1 连接到数码管电路板的 C1
4. 将其余未用到的数码管输入设为零
   • 将加法器电路板的输入 Cin 接到数码管电路板的 A3/A2/A1/B3/B2/B1/C3/C2，可以用串糖葫芦的连接方法，避免“叠高高”：Cin 接 A3，A3 接 A2，A2 接 A1，A1 接 B3，依此类推
   • 然后把加法器电路板的输入 Cin 置为零（向上拨），此时其余未用到的数码管输入都变成了零
   • 此时数码管会显示正确的数字
5. 验证测试
   • 尝试半加器 A 电路板的输入 A 和输入 B 的值的四种组合
   • 观察数码管显示的数字是否与计算结果一致
   • 测试多个加法案例：
     • 1 + 1 = 2
     • 0 + 1 = 1
     • 0 + 0 = 0
6. 举手，找助教验收你的任务 2

通过数码管，将二进制的信号 A/B/C/S 转换回十进制并显示，完成 1 位二进制加法的可视化。

📚 第四部分：全加器的功能验证 ➕➕

➕➕ 4.1 全加器原理

半加器已经实现了 1 位二进制加法，但在实现更多位数的二进制加法前，首先需要构建全加器。全加器在半加器的基础上增加了进位输入 Cin，可以实现三个 1 位二进制数的相加：

功能：接收三个输入（A, B, Cin），产生两个输出（S, Cout）

• Cin：来自低位的进位输入（Carry In）
• S：和输出（Sum）
• Cout：向高位的进位输出（Carry Out）

例如：计算 1+1+1，则 A=1，B=1，Cin=1，得到 S=1，Cout=1，结果为 3（二进制 11），实现了半加器做不到的计算。

🔧 4.2 全加器的组成

为了实现全加器，需要：2 个半加器 + 1 个或门。逻辑推导：

1. 第一个半加器：计算 A + B，得到中间和 S1 和中间进位 C1
2. 第二个半加器：计算 S1 + Cin，得到最终和 S 和中间进位 C2
3. 或门：计算 Cout = C1 + C2（只要有一个半加器产生进位，最终就有进位）

这一步只是理论学习，不需要实际用两个半加器和一个或门来搭建全加器。

逻辑表达式：

第一个半加器：
S1 = A ⊕ B
C1 = A · B

第二个半加器：
S = S1 ⊕ Cin = (A ⊕ B) ⊕ Cin
C2 = S1 · Cin = (A ⊕ B) · Cin

或门：
Cout = C1 + C2 = A·B + (A⊕B)·Cin

使用下方的交互式模拟器验证全加器的逻辑，观察中间计算结果：

点击 A、B 和 Cin 按钮切换输入值，观察：

• 中间结果：S1（第一个半加器的和）、C1（第一个半加器的进位）、C2（第二个半加器的进位）
• 最终输出：S（和）、Cout（进位输出）

🧪 4.3 实验步骤

在全加器电路板上实验：

1. 用现成的全加器芯片验证
   1. 拆除所有导线
   2. 找到全加器电路板上的全加器芯片
   3. 操作输入 Cin、A、B，测试所有 8 种输入组合，验证输出是否符合预期，如：
      • Cin=0, A=0, B=0 得到 S=0, C=0
      • Cin=0, A=1, B=0 得到 S=1, C=0
      • Cin=1, A=1, B=1 得到 S=1, C=1
2. 举手，找助教验收你的任务 3

🤔 思考提示

• 分析：全加器为什么叫"全"？对比半加器，它多处理了哪个信号？
• 验证：最终的 Cout 为什么要用或门？两个半加器可能同时产生进位吗（C1=1, C2=1）？

📚 第五部分：构建多位加法器 🔗🔢

🔗 5.1 级联原理

现在我们有了全加器，可以把多个全加器级联起来，构建任意位数的加法器。

以 2 位加法器为例：

关键点：

• 输入 A 和 B 的每一位分别输入到各全加器（A 的低位 A0 和 B 的低位 B0 输入到 FA0，A 的高位 A 和 B 的高位 B1 输入到 FA1）
• 最低位对应的全加器（FA0）的 Cin 接 0（没有更低的位）
• 每一位全加器的 Cout 连接到高一位全加器的 Cin（如 FA0 的 Cout 连接到 FA1 的 Cin）
• 最高位的 Cout 是最终的进位输出（如 FA1 的 Cout）

使用下方的模拟器验证 2 位加法器的级联效果，观察进位如何在两个全加器之间传播：

点击 A1/A0 和 B1/B0 设置两个 2 位二进制数，观察：

• FA0（低位全加器）：计算 A0+B0+Cin(=0)，产生 S0 和中间进位 C0
• FA1（高位全加器）：计算 A1+B1+C0，产生 S1 和最终进位 Cout
• 注意当 A0 和 B0 同时为 1 时，进位 C0 变为 1，影响高位计算

🧪 5.2 实验步骤

1. 准备板子

   • 需要 2 块加法器电路板，与其他小组合作完成，决定好哪个板子作为 FA0，哪个作为 FA1
   • 拆除所有导线，注意只需要一个与门电路板供电，不要把两路供电接一起
   • 用磁吸将两块板子从左到右连接到与门电路板上，确保供电正常

2. 连接级联

   • FA0（低位）：Cin 开关置为零，A 输入就是 A0，B 输入就是 B0
     • FA0 的输出 S0 是结果的最低位
     • FA0 的 Cout 用导线连到 FA1 的 Cin
   • FA1（高位）：Cin 通过导线连接 FA0 的 Cout，A 输入就是 A1，B 输入就是 B1
     • FA1 的输出 S1 是结果的次低位
     • FA1 的 Cout 是最终进位（如果不需要可以不接）
   • 最终结果 = (Cout)(S1)(S0)，共 3 位

3. 测试验证

   • 示例 1: 3 + 2 = 5（11 + 10 = 101）
     • FA0: 1+0+0 → S0=1, C0=0
     • FA1: 1+1+0 → S1=0, Cout=1
     • 结果：101 = 5
   • 示例 2: 2 + 1 = 3（10 + 01 = 011）
     • FA0: 0+1+0 → S0=1, C0=0
     • FA1: 1+0+0 → S1=1, Cout=0
     • 结果：011 = 3
   • 示例 3: 3 + 3 = 6（11 + 11 = 110）
     • FA0: 1+1+0 → S0=0, C0=1
     • FA1: 1+1+1 → S1=1, Cout=1
     • 结果：110 = 6

4. 可视化

   1. 接入两块半加器 A 电路板
      • 由于加法器电路板的全加器输入 A 和 B 没有挖孔，无法接到数码管上
      • 为了解决这个问题，额外引入两块半加器 A 电路板，让加法器电路板和半加器 A 电路板的输入一一对应，由人来保证其输入值是相等的，此时就可以借用半加器 A 电路板上的输入孔来连接到数码管实现可视化
      • 用磁吸将两块半加器 A 电路板吸附到两块加法器电路板上
      • 两块加法器电路板和两块半加器 A 电路板组成一个田字格，上面两个加法器电路板，下面两个半加器电路板
      • 左边的加法器电路板和半加器 A 电路板代表 FA0
      • 右边的加法器电路板和半加器 A 电路板代表 FA1
   2. 连接输入
      • 将 FA0 的输入 A（左边的半加器 A 电路板的输入 A）连接到数码管电路板的 A0
      • 将 FA0 的输入 B（左边的半加器 A 电路板的输入 B）连接到数码管电路板的 B0
      • 将 FA1 的输入 A（右边的半加器 A 电路板的输入 A）连接到数码管电路板的 A1
      • 将 FA1 的输入 B（右边的半加器 A 电路板的输入 A）连接到数码管电路板的 B1
   3. 连接输出
      • 将 FA0 的输出 S（左边的加法器电路板的输出 S）连接到数码管驱动电路的 C0
      • 将 FA1 的输出 S（右边的加法器电路板的输出 S）连接到数码管驱动电路的 C1
      • 将 FA1 的输出 C（右边的加法器电路板的输出 C）连接到数码管驱动电路的 C2
   4. 验证测试
      • 修改 FA0 和 FA1 的输入，注意半加器 A 电路板和加法器电路板输入的联动
      • 观察数码管显示的数字是否与计算结果一致
      • 测试多个加法案例：
        • 示例 1: 2 + 3 = 5（10 + 11 = 101）
        • FA0 的输入 A=0，B=1，输出 S=1
        • FA1 的输入 A=1，B=1，输出 S=0，C=1
        • 结果：101 = 5
        • 示例 2: 0 + 1 = 1（00 + 01 = 001）
        • FA0 的输入 A=0，B=1，输出 S=1
        • FA1 的输入 A=0，B=0，输出 S=0，C=0
        • 结果：001 = 5
        • 示例 3: 1 + 3 = 4（01 + 11 = 100）
        • FA0 的输入 A=1，B=1，输出 S=0
        • FA1 的输入 A=0，B=1，输出 S=0，C=1
        • 结果：100 = 4
5. 举手，找助教验收你的任务 4

🤔 思考提示

• 计算：从最低位输入到最高位输出，信号需要经过多少个门？这会导致什么问题？
• 思考：如果做一个 64 位加法器，最慢的进位需要传播多久？有什么办法可以加速？

🎓 实验总结

📚 知识回顾

通过本实验，你掌握了：

1. 基础逻辑门：与门、或门、异或门的逻辑功能
2. 半加器：用异或门和与门实现 1 位加法
3. 全加器：用两个半加器和一个或门实现带进位的加法
4. 多位加法器：通过级联全加器实现多位数相加
5. 数码管显示：将二进制结果转换为人类可读的数字显示

📊 核心公式总结

🧠 拓展思考

1. 减法器：如何用加法器实现减法？（提示：补码）
2. 乘法器：多位乘法如何实现？
3. ALU：计算机的算术逻辑单元如何集成这些运算？
4. 性能优化：超前进位加法器如何减少延迟？

🔧 故障排查指南

如果实验结果不正确，按照以下步骤排查：

供电类问题：

1. "工作中"指示灯不亮：检查 Type-C 线是否插紧到与门电路板，换一根 Type-C 线试试
2. 某块板子不工作：检查磁吸接口是否对准并完全吸紧
3. 多块板子串联时后面的板子不工作：中间某块板子的磁吸可能松脱，逐块检查连接

接线类问题：

1. 逻辑门输入输出和预期不符：用导线将输入端分别接高电平和低电平，确认单个逻辑门本身功能正常，再排查外围连线
2. 全加器/半加器芯片输出错误：芯片的 Cin、A、B 三个输入端都要确认，容易漏接 Cin
3. 进位信号传不过去：检查前一级的 Cout 是否正确连到了后一级的 Cin，这是级联加法器最常见的接线错误
4. 导线接触不良：轻轻拨动导线两端，如果输出闪烁说明接触不好，重新插紧

理解类问题：

1. 输出"看起来"不对但接线没错：回忆一下全加器的真值表，用模拟器对比一下
2. 数码管显示乱码：确认 4 位输入的顺序接对了，A3 是最高位（权重 8），A0 是最低位（权重 1），接反会导致显示数字不对

📖 附录：快速参考

📝 逻辑门符号

➕ 二进制加法规则

🔢 4 位二进制与十进制对照

🚀 下一步

完成本实验后，你可以尝试：

1. 修改电路，实现减法功能
2. 增加更多的加法器位数
3. 设计一个简易计算器
4. 了解 FPGA 和数字电路设计软件

祝你实验顺利！